icore3l_fqa
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore3l_fqa [2021/04/23 17:06] zgf |
icore3l_fqa [2021/04/23 17:07] (当前版本) zgf |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| ===== 常见问题汇总： ===== | ===== 常见问题汇总： ===== | ||
| - | * 1、问题： | + | * **1、问题：** |
| * HqFpga 点击“设计管理”按钮报错或者界面弹出卡死。 | * HqFpga 点击“设计管理”按钮报错或者界面弹出卡死。 | ||
| * 答： | * 答： | ||
| * 可能是代码中有编辑器无法识别的内容，如notepad++直接复制到“设计管理”界面的编辑区，中文注释会变成乱码。可删除复制代码中的中文注释；或者模块名中有空格也可能出现类似情况。 | * 可能是代码中有编辑器无法识别的内容，如notepad++直接复制到“设计管理”界面的编辑区，中文注释会变成乱码。可删除复制代码中的中文注释；或者模块名中有空格也可能出现类似情况。 | ||
| - | * 2、问题: | + | * **2、问题:** |
| * 出现如图提示，是在工程模块例化的时候，数据位宽和代码声明变量位宽不一致，进行“RTL综合”会有报错提示，点击“设计实现”时会出现如下图所示弹窗。 | * 出现如图提示，是在工程模块例化的时候，数据位宽和代码声明变量位宽不一致，进行“RTL综合”会有报错提示，点击“设计实现”时会出现如下图所示弹窗。 | ||
| * {{ :icore3l:icore3l_fpga_f_a.png?direct |}} | * {{ :icore3l:icore3l_fpga_f_a.png?direct |}} | ||
| *答： | *答： | ||
| * 可能会导致HqFpga软件报错或者界面卡顿，修改代码重新编译即可。 | * 可能会导致HqFpga软件报错或者界面卡顿，修改代码重新编译即可。 | ||
| - | *3、问题： | + | |
| + | ***3、问题：** | ||
| * 点击“设计管理”或者“IP核管理”按钮，出现如下图提示： | * 点击“设计管理”或者“IP核管理”按钮，出现如下图提示： | ||
| * {{ :icore3l:报错信息.png?direct |}} | * {{ :icore3l:报错信息.png?direct |}} | ||
icore3l_fqa.1619168817.txt.gz · 最后更改: 2021/04/23 17:06 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
