点击左侧边栏的“新建工程”按钮;
弹出窗口中设置工作目录、工程名称,选择目标器件,确定设计输入类型,点击“下一步”。
弹出“新建工程”页面,如果有源文件,在此界面添加源文件,如果没有源文件,直接点击完成。
如果没有源文件,点击“设计管理”按钮,弹出“设计管理”界面;点击新建文件,在编辑区输入代码,然后点击“语法检错”按钮;待无报错后,点击保存,给源文件命名。
点击“工程属性”,将新建的源文件添加到工程中。
点击“RTL综合”,运行综合工具,查看综合结果。
综合通过后,点击“物理约束”,绑定引脚信息。
点击“时序约束”按钮,对时钟、输入输出信号进行时序约束。
点击“设计实现”按钮,进行布局布线。
布局布线完成后,点击“设置(S)”按钮,进行优化设置。
点击“DRC/Bitgen”按钮,进行DRC检测以及生成位流文件。
点击“DRC/Bitgen”生成活页下半部分里的“下载\编程”按钮。
弹出的“HqFpga下载器”界面中,设置下载文件格式,点击“检测器件”按钮;点击“打开”按钮,找到生成的 .bit文件,选中并点击下载。
下载成功后“HqFpga 下载器”的信息输出窗口会先向对应的提示。