1. 掌握Verilog HDL语言中基本运算符的使用方法。
2. 掌握QuartusII的使用方法。

1. iCore4 双核心板点击购买。
2. Blaster（或相同功能）仿真器点击购买。
3. Micro USB线缆。
4. Quartus开发平台。
5. 电脑一台。

• 运算符是用来执行程序代码运算的，是一段代码的重要组成部分。在Verilog HDL中按照功能划分，运算符可分为算术运算符、逻辑运算符、关系运算符、条件运算符、按位运算符、拼接运算符、移位运算符、等式运算符、赋值运算符等类型。按照运算符所带的操作数的个数划分可分为3类，即：
  1. 单目操作符，运算符可带一个操作数；
  2. 双目操作符，运算符可带两个操作数；
  3. 三目操作符，运算符可带三个操作数。

• 在Verilog HDL中的算术运算符有多种，其中最常用的有4种，如表5-1所示。

表5-1 算术运算符

* 在基本算术运算符应用过程中需要注意：

1. 在进行整数除法运算时，省略所有小数部分，只保留整数部分；
2. 在进行算术运算操作时，如果操作符的某个操作数出现x或z时，则整个操作的运算结果为x。

• 在Verilog HDL中有三种逻辑运算符，如表5-2所示。逻辑运算的结果只有两种：0（假）和1（真），其逻辑真值如表5-3所示。

表5-2 逻辑运算符

• 关系运算符主要表征两者之间的关系，常用于两个操作数的比较，常用的有四种符号类型，如表5-4所示。

表5-4 关系运算符

• 在进行关系运算时，如果表达式的两个操作数之间的关系时正确的，则运行结果为1（真），否则，运行结果为0（假）；如果表达式中的某个操作数为不定值（x和z），则运行结果为x。

• 条件运算是根据条件表达式的运行结果来选择执行表达式的，有3个操作数，其符号位“？：”，使用方式如下：
• con_expression ? true_expression : false_expression;
• 在运行条件运算符时，若条件表达式（con_expression）为真，则运行真表达式（true_expression），否则，运行假表达式（false_expression）。例如：

wire data_out = sel_en ? a : b;

• 其运行结果为：若sel_en为真，data_out的值取a；否则，data_out的值取b。

• 按位运算是两个操作数按照对应位进行“与”或“非”等逻辑操作，常用的按位运算符有5种，如表5-5所示。

表5-5 按位运算符

* 在按位运算中，若两个操作数的位宽不一致，则会自动将两个操作数右对齐，高位补0后进行运算。

• 拼接运算是将两个或多个操作数的某些位拼接起来得到一个新数据的表达式，其运算符号为“{}”，被拼接的操作数用“，”隔开，其表达式如下：

{signal1,signal2}

• 在Verilog HDL中有两种移位运算符，如表5-6所示。

表5-6 移位运算符

• 在Verilog HDL中有四种等式运算符，如表5-7所示。

表5-7 等式运算符

* 在进行等式运算中，“==”和“!=”又被称作是逻辑等式运算符，由于等式运算中的两个操作数有可能是x和z，因此其运算结果可能是不定值x。但是，“===”和“!==”对比时要求两个操作数必须完全一致，因此其运行结果只有0和1两种。

• 赋值运算就是Verilog HDL的赋值语句，根据赋值操作后变量改变方式的不同，赋值语句又分为连续赋值和过程赋值两种，如表5-8所示。

表5-8 赋值运算符

* 通常，连续赋值运算用于“assign”语句中，用于对wire型变量进行赋值，“=”两侧的操作数时随时变化的，例如： assign a = b，当b信号发生变化时，a都随之变化。

• 在过程赋值中，按照操作数改变时刻的不同，分为阻塞赋值（=）和非阻塞赋值（⇐）两种。

1. 阻塞赋值方式
   1. 赋值语句执行完成后，才结束块的运行；
   2. 操作数在赋值语句执行后立刻改变变量值；
2. 数字列表项目非阻塞赋值方式
   1. 在语句块中，赋值语句执行完成后，在块结束前，赋值语句中操作数的值保持不变；
   2. 块结束后，对操作数进行赋值操作，且所赋值为上一次赋值得到的；
   3. 非阻塞赋值方式常用于编写可综合的时序逻辑模块中。

• 本实验主要讲解逻辑运算符和按位运算符。

其代码如下：

	reg [9:0]b;				//产生输入信号b，并使b从0加1直至加到1000
	always@(posedge clk_25m)
		if(b == 10'd1000)
			b <= 10'd0;
		else b <= b + 1'd1;
 
	reg [8:0]a;				//产生输入信号a,并使a从0开始加1直至500
	always@(posedge clk_25m)
		if(a == 9'd500)
			a <= 9'd0;
		else a <= a + 1'd1;		
 
	assign c = a[7] && b[9];  //逻辑与，a[7]与b[9]同时为真时c为真 
	assign d = a[7] || b[9];	 //逻辑或，a[7]与b[9]至少一个为真时d为真
	assign e = !a[7];			//逻辑非,a[7]为假时e为真

其代码如下：

	assign f = a[7] & b[9];  	//按位与，a[7]=1、b[9]=1,f=1
	assign g = a[7] | b[9];	        //按位或，a[7]、b[9]至少一个为1时,g=1
	assign h = ~a[7];		//按位非，a[7]为0时，h=1
	assign i = a[7] &~ b[9];	//按位与非，a[7]=1、b[9]=1,i=0
	assign j = a[7] |~ b[9];	//按位或非，a[7]=0、b[9]=0,j=1
	assign k = a[7] ^ b[9];	        //按位异或，a[7]和b[9]相异,k=1
	assign l = a[7] ~^ b[9];	//按位同或，a[7]和b[9]相同，l=1

1、将硬件正确连接，如图5-1所示。 2、将编写好的代码进行编译，并将要观察的所有输出信号添加到Sinaltap中；

3、通过Signaltap工具对所有运算结果进行采集，采集结果如图5-2所示。

4、观察Signaltap II采集到的运算结果会发现与代码中注释的实验结果相同。 六、 拓展实验 1、更改实验代码中的参与运算的输入数据，看看运算结果有何不同；