用户工具

站点工具


icore3_fpga_5

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
后一修订版
前一修订版
icore3_fpga_5 [2020/02/19 01:33]
zgf
icore3_fpga_5 [2022/03/18 15:39] (当前版本)
sean
行 2: 行 2:
 |技术支持电话|**0379-69926675-801**||| |技术支持电话|**0379-69926675-801**|||
 |技术支持邮件|Gingko@vip.163.com||| |技术支持邮件|Gingko@vip.163.com|||
-|技术论坛|http://​www.eeschool.org||| 
 ^  版本 ​ ^  日期 ​ ^  作者 ​ ^  修改内容 ​ ^ ^  版本 ​ ^  日期 ​ ^  作者 ​ ^  修改内容 ​ ^
 |  V1.0  |  2019-02-19 ​ |  gingko ​ |  初次建立 ​ |  |  V1.0  |  2019-02-19 ​ |  gingko ​ |  初次建立 ​ | 
行 14: 行 13:
   - 掌握 QuartusII 集成开发环境使用方法 ​   - 掌握 QuartusII 集成开发环境使用方法 ​
 ==== 二、 实验设备及平台 ==== ==== 二、 实验设备及平台 ====
-  - iCore3 双核心板 +  - iCore3 双核心板。[[https://​item.taobao.com/​item.htm?​id=524229438677|点击购买]] 
-  - Blaster(或相同功能)仿真器 +  - Blaster(或相同功能)仿真器。[[https://​item.taobao.com/​item.htm?​id=554869837940|点击购买]] 
-  - Mico USB 线缆 +  - Mico USB 线缆 
-  - QuartusII 开发平台 +  - QuartusII 开发平台 
-  - 装有 WIN XP(及更高版本)系统的计算机 ​+  - 装有 WIN XP(及更高版本)系统的计算机 ​
 ==== 三、 实验步骤 ==== ==== 三、 实验步骤 ====
    
 1、 首先确保你的工程已经完成(包括引脚配置,I/​O 设置等),然后编译工程。连接开发板 与 Blaster 仿真器,对开发板上电,完成之后打开 tool –> signaltapII logic analyzer. 1、 首先确保你的工程已经完成(包括引脚配置,I/​O 设置等),然后编译工程。连接开发板 与 Blaster 仿真器,对开发板上电,完成之后打开 tool –> signaltapII logic analyzer.
 {{ :​icore3:​icore3_fpga_5_1.png?​direct |}} {{ :​icore3:​icore3_fpga_5_1.png?​direct |}}
-2、 点击方框处的 setup,在弹出的窗口中选择箭头所指的选项,点击 close 即可。+2、 点击方框处的 setup,在弹出的窗口中选择USB-Blaster[USB-0]选项,点击 close 即可。
 {{ :​icore3:​icore3_fpga_5_2.png?​direct |}} {{ :​icore3:​icore3_fpga_5_2.png?​direct |}}
 {{ :​icore3:​icore3_fpga_5_3.png?​direct |}} {{ :​icore3:​icore3_fpga_5_3.png?​direct |}}
行 32: 行 31:
 {{ :​icore3:​icore3_fpga_5_6.png?​direct |}} {{ :​icore3:​icore3_fpga_5_6.png?​direct |}}
 {{ :​icore3:​icore3_fpga_5_7.png?​direct |}} {{ :​icore3:​icore3_fpga_5_7.png?​direct |}}
-5、 选中左侧选中的时钟信号,点击中间方框中的按钮,该信号会加入到右边栏里,点击 OK+5、 选中左侧信号列表里的时钟信号,点击中间方框中的按钮,该信号会加入到右边栏里,点击 OK
 {{ :​icore3:​icore3_fpga_5_8.png?​direct |}} {{ :​icore3:​icore3_fpga_5_8.png?​direct |}}
-6、 接下来设置采样深度,这里选择 2k+6、 接下来设置采样深度,这里选择2k。采样深度受FPGA逻辑资源的限制,也就是采样占用的FPGA逻辑资源和逻辑功能占用的FPGA逻辑资源是有上限的,逻辑功能占用的资源越多,则逻辑分析仪采样所能占用的资源就越少。
 {{ :​icore3:​icore3_fpga_5_9.png?​direct |}} {{ :​icore3:​icore3_fpga_5_9.png?​direct |}}
 7、 双击左侧方框处的空白来添加要观察的信号,在弹出的窗口中选择箭头处的选项,之后 点击 list。 7、 双击左侧方框处的空白来添加要观察的信号,在弹出的窗口中选择箭头处的选项,之后 点击 list。
 {{ :​icore3:​icore3_fpga_5_10.png?​direct |}} {{ :​icore3:​icore3_fpga_5_10.png?​direct |}}
 {{ :​icore3:​icore3_fpga_5_11.png?​direct |}} {{ :​icore3:​icore3_fpga_5_11.png?​direct |}}
-8、 选中需要添加的信号,点击中间方框中的按钮,信号会加入到左侧栏,也可点击下方反方向的按钮删除信号,点击 OK+8、 选中左侧信号列表里需要观察的信号,点击中间方框中的按钮,信号会加入到左侧栏,也可点击下方反方向的按钮删除信号,点击 OK
 {{ :​icore3:​icore3_fpga_5_12.png?​direct |}} {{ :​icore3:​icore3_fpga_5_12.png?​direct |}}
 9、 保存该分析文件,点击 file -> save as ,填写文件名称,点击保存即可。 9、 保存该分析文件,点击 file -> save as ,填写文件名称,点击保存即可。
行 49: 行 48:
 12、 此时会看到采集到的波形,图示 1 处是波形窗口,图示 2 处是信号名称 12、 此时会看到采集到的波形,图示 1 处是波形窗口,图示 2 处是信号名称
 {{ :​icore3:​icore3_fpga_5_16.png?​direct |}} {{ :​icore3:​icore3_fpga_5_16.png?​direct |}}
-13、 点击方框中的 setup ,选中要设置的信号,鼠标右键单击,可以进行触发方式设置,即检测到设置的触发电平或者触发沿,data界面的信号会显示在界面中间。设置好之后重新采集。+13、 点击方框中的 setup ,选中要设置的信号,鼠标右键单击,可以进行触发方式设置,即检测到设置的触发电平或者触发沿,data界面的信号波形图会显示出符合设置的信号变化。设置好之后重新采集。
 {{ :​icore3:​icore3_fpga_5_17.png?​direct |}} {{ :​icore3:​icore3_fpga_5_17.png?​direct |}}
  
-14、 重新采集,可以看到触发点,如图箭头处,把鼠标放在波形上,左键放大波形,右键缩 小波形。+14、 重新采集,可以看到触发点,如图箭头处,把鼠标放在波形上,左键放大波形,右键缩小波形。
 {{ :​icore3:​icore3_fpga_5_18.png?​direct |}} {{ :​icore3:​icore3_fpga_5_18.png?​direct |}}
 15、 如果已经有逻辑分析文件,可以在主页面上打开 assignment -> setting,在左侧栏中选 中 sgnaltapII logic analyzer,在左侧方框处勾选,使能逻辑分析仪即可。打开 tool –> signaltapII logic analyzer.就可使用逻辑分析仪。 15、 如果已经有逻辑分析文件,可以在主页面上打开 assignment -> setting,在左侧栏中选 中 sgnaltapII logic analyzer,在左侧方框处勾选,使能逻辑分析仪即可。打开 tool –> signaltapII logic analyzer.就可使用逻辑分析仪。
icore3_fpga_5.1582047238.txt.gz · 最后更改: 2020/02/19 01:33 由 zgf