vga驱动器的设计
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
vga驱动器的设计 [2019/12/04 14:55] zgf |
vga驱动器的设计 [2022/03/18 15:48] (当前版本) sean |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ==== 实验二十九：VGA驱动器设计 ==== | + | | **银杏科技有限公司旗下技术文档发布平台** |||| |
| + | |技术支持电话|**0379-69926675-801**||| | ||
| + | |技术支持邮件|Gingko@vip.163.com||| | ||
| + | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| + | | V1.0 | 2019-12-25 | gingko | 初次建立 | | ||
| + | |||
| + | ===== 实验二十九：VGA驱动器设计 ===== | ||
| === 一、实验目的与意义 === | === 一、实验目的与意义 === | ||
| -了解液晶显示器扫描原理和VGA接口时序。 | -了解液晶显示器扫描原理和VGA接口时序。 | ||
| 行 5: | 行 11: | ||
| -掌握VGA接口驱动设计的方法和思路。 | -掌握VGA接口驱动设计的方法和思路。 | ||
| === 二、实验设备及平台 === | === 二、实验设备及平台 === | ||
| - | -iCore3 双核心板（ FPGA型号为EP4CE10F17）。\\ | + | -iCore3 双核心板（ FPGA型号为EP4CE10F17）。[[https://item.taobao.com/item.htm?id=524229438677|点击购买]] |
| - | -转接板和40P的FPC连接线。\\ | + | -转接板和40P的FPC连接线。 |
| - | -iCore3（VGA）显示模块。\\ | + | -iCore3（VGA）显示模块。[[https://item.taobao.com/item.htm?spm=a1z10.5-c.w4002-251734908.16.1a34750bPZ3UBu&id=537147487079|点击购买]] |
| - | -Blaster（或相同功能的）仿真器和USB线缆。\\ | + | -Blaster（或相同功能的）仿真器和USB线缆。[[https://item.taobao.com/item.htm?id=554869837940|点击购买]] |
| - | -Micro USB线缆。\\ | + | -Micro USB线缆。 |
| - | -QuartusII开发软件（本实验中使用的是13.1版本）。\\ | + | -QuartusII开发软件（本实验中使用的是13.1版本）。 |
| - | -带有VGA接口的主机和VGA接口分辨率1024 * 768@60Hz的液晶显示器。\\ | + | -带有VGA接口的主机和VGA接口分辨率1024 * 768@60Hz的液晶显示器。 |
| - | {{:icore3:图29-1_硬件连接实物图.jpg?600|图29-1 硬件连接实物图，核心板在上，转接板在下}}\\ | + | |
| + | {{ :icore3:图29-1_硬件连接实物图.jpg?direct |图29-1 硬件连接实物图}} | ||
| **注意事项1：** 注意FPC转接板和核心板之间引脚要对齐（如图29-1中**①**处所示，转接板和核心板边缘要对齐）。\\ | **注意事项1：** 注意FPC转接板和核心板之间引脚要对齐（如图29-1中**①**处所示，转接板和核心板边缘要对齐）。\\ | ||
| **注意事项2：** FPC软排线与FPC接口连接时，请确认软排线接口处蓝色绝缘皮朝上（如图29-1中**②③**所示）。\\ | **注意事项2：** FPC软排线与FPC接口连接时，请确认软排线接口处蓝色绝缘皮朝上（如图29-1中**②③**所示）。\\ | ||
| - | **注意事项3：** 下载程序前请确认FPC转接板和软排新与核心板的引脚连接无误，且iCore3核心板引脚与PIN.tcl文件中绑定引脚相互对应。\\ | + | **注意事项3：** 下载程序前请确认FPC转接板和软排新与核心板的引脚连接无误，且iCore3核心板引脚与PIN.tcl文件中绑定引脚相互对应。\\ |
| === 三、实验原理 === | === 三、实验原理 === | ||
| == 1. VGA时序 == | == 1. VGA时序 == | ||
| - | VGA（Video Graphics Array）接口是一种D型15针采用模拟信号的接口。只需Sync_H和Sync_V两个同步信号和RGB三个色彩分量信号即可。扫描显示时，Sync_H信号用于行扫描同步，Sync_V信号用于帧扫描同步。显示器是从左到右从上到下的逐行扫描。行扫描切换的间隙，显示器是不显示的。从下面时序图中我们就可以发现，在数据显示有效区域前有一段时间，包括同步信号Sync，消隐后肩Back Porch，左消隐Top/left Border（在此时序图中为0）显示器是不显示的。行显示有效区域后也有段时间显示器是不显示的，这段时间包括右消隐Bottom /Right Border（时序图定义中为0）、消隐前肩Front Porch。两个不显示时间加上行显示时间，构成了一个完整的行扫描周期。 | + | *VGA（Video Graphics Array）接口是一种D型15针采用模拟信号的接口。只需Sync_H和Sync_V两个同步信号和RGB三个色彩分量信号即可。扫描显示时，Sync_H信号用于行扫描同步，Sync_V信号用于帧扫描同步。显示器是从左到右从上到下的逐行扫描。行扫描切换的间隙，显示器是不显示的。从下面时序图中我们就可以发现，在数据显示有效区域前有一段时间，包括同步信号Sync，消隐后肩Back Porch，左消隐Top/left Border（在此时序图中为0）显示器是不显示的。行显示有效区域后也有段时间显示器是不显示的，这段时间包括右消隐Bottom /Right Border（时序图定义中为0）、消隐前肩Front Porch。两个不显示时间加上行显示时间，构成了一个完整的行扫描周期。 |
| VESA_VGA时序标准中关于1024 * 768@60Hz分辨率显示器接口时序定义如下所示: | VESA_VGA时序标准中关于1024 * 768@60Hz分辨率显示器接口时序定义如下所示: | ||
| - | {{:icore3:图29-2 vga接口时序定义图.jpg?800|图29-2 vga接口时序图}} | + | {{ :icore3:图29-2_vga接口时序定义图.jpg?direct |图29-2 vga接口时序图}} |
| - | 根据VESA_VGA时序标准中框①提示，1024 * 768@60Hz的显示器，如上图框②中规定，行扫描周期需要扫描1344个像素点的时间。因此，可以对像素点的个数进行计数，每扫描1344个像素点我们就可以认为完成了一次行扫描。如上图红框③中提示，行同步信号Hsync（代码中定义的名字为Sync_H）可以在行扫描第136个像素点时给出，然后在行扫描的第296个像素点至第1320个像素点之间使像素输出有效，从而在屏幕上一行显示出1024个有效像素点。 | + | *根据VESA_VGA时序标准中框①提示，1024 * 768@60Hz的显示器，如上图框②中规定，行扫描周期需要扫描1344个像素点的时间。因此，可以对像素点的个数进行计数，每扫描1344个像素点我们就可以认为完成了一次行扫描。如上图红框③中提示，行同步信号Hsync（代码中定义的名字为Sync_H）可以在行扫描第136个像素点时给出，然后在行扫描的第296个像素点至第1320个像素点之间使像素输出有效，从而在屏幕上一行显示出1024个有效像素点。 |
| - | 为什么是在第296个像素点使像素输出有效呢，从图中框⑥提示可以知道，从行扫描周期开始至行显示有效这段时间，结合框③可以计算：\\ | + | *为什么是在第296个像素点使像素输出有效呢，从图中框⑥提示可以知道，从行扫描周期开始至行显示有效这段时间，结合框③可以计算：\\ |
| - | **sync+Back Porch+Top/left Border = （136+160+0）Pixes**\\ | + | **sync+Back Porch+Top/left Border = （136+160+0）Pixes** |
| - | 即扫描296个像素的时间。 | + | 既扫描296个像素的时间。 |
| - | 同理，从框⑤中可以确定，一次帧扫描需要进行806个行扫描，因此，通过对行扫描计数，确定帧的刷新周期，并且在扫描第35行至第803行时，在行扫描的有效期输出对应像素点的RGB数据，就可以在屏幕上实现色彩显示。 | + | *同理，从框⑤中可以确定，一次帧扫描需要进行806个行扫描，因此，通过对行扫描计数，确定帧的刷新周期，并且在扫描第35行至第803行时，在行扫描的有效期输出对应像素点的RGB数据，就可以在屏幕上实现色彩显示。 |
| == 2. VGA接口的时钟频率计算 == | == 2. VGA接口的时钟频率计算 == | ||
| - | 从VGA接口时序标准中可以看出，色彩显示信号需要的时钟频率是65MHz，也就是VGA显示器需要输入一个65MHz的时钟信号，用于显示器同步RGB数据的刷新。那么这个65MHz时钟是怎么计算出来的呢？本次实验中采用的显示器是1024 * 768@60Hz的，刷新一屏显示需要扫描806行，每行需要扫描1344个像素，一秒钟刷新60次，那么，一秒钟就需要扫描: \\ | + | *从VGA接口时序标准中可以看出，色彩显示信号需要的时钟频率是65MHz，也就是VGA显示器需要输入一个65MHz的时钟信号，用于显示器同步RGB数据的刷新。那么这个65MHz时钟是怎么计算出来的呢？本次实验中采用的显示器是1024 * 768@60Hz的，刷新一屏显示需要扫描806行，每行需要扫描1344个像素，一秒钟刷新60次，那么，一秒钟就需要扫描: |
| - | ** 1344 * 806 * 60≈65M**\\ | + | ** 1344 * 806 * 60≈65M** |
| 个像素点。每个时钟周期扫描一个像素点，要实现60Hz分辨率1024 * 768的屏幕刷新，则需要约65MHz的时钟信号，即VGA接口中定义的系统时钟频率。 | 个像素点。每个时钟周期扫描一个像素点，要实现60Hz分辨率1024 * 768的屏幕刷新，则需要约65MHz的时钟信号，即VGA接口中定义的系统时钟频率。 | ||
| == 3. RGB条纹显示控制原理 == | == 3. RGB条纹显示控制原理 == | ||
| - | 本实验中我们采用的RGB色彩是16位的，即构成一个像素色彩的R（红）、G（绿）、B（蓝）三种颜色成分所占的二进制位宽为5、6、5。即IMG_RGB[15:11]代表红色像素的灰度值，IMG_RGB[10:5]代表绿色像素的灰度值，IMG_RGB[4:0]代表蓝色像素的灰度值。所以我们可以通过对各个像素单独赋值来实现红、绿、蓝三种色彩的显示。 | + | *本实验中我们采用的RGB色彩是16位的，即构成一个像素色彩的R（红）、G（绿）、B（蓝）三种颜色成分所占的二进制位宽为5、6、5。即IMG_RGB[15:11]代表红色像素的灰度值，IMG_RGB[10:5]代表绿色像素的灰度值，IMG_RGB[4:0]代表蓝色像素的灰度值。所以我们可以通过对各个像素单独赋值来实现红、绿、蓝三种色彩的显示。 |
| - | 由前面的分析可以知，每一帧图像是由768行有效行像素构成的，如果我们将一帧中的有效行像素按照行数进行划分，每个划分区间分别赋予不同颜色的RGB值，则可在屏幕上实现三种色彩的条纹显示。 | + | *由前面的分析可以知，每一帧图像是由768行有效行像素构成的，如果我们将一帧中的有效行像素按照行数进行划分，每个划分区间分别赋予不同颜色的RGB值，则可在屏幕上实现三种色彩的条纹显示。 |
| === 四、代码讲解 === | === 四、代码讲解 === | ||
| - | 通过以上对VGA接口时序及RGB显示原理的学习，建立工程，编写Verilog代码，编译调试后下载到iCore3的FPGA上。通过模拟VGA接口信号时序，在FPGA上构建出VGA驱动器。 | + | *通过以上对VGA接口时序及RGB显示原理的学习，建立工程，编写Verilog代码，编译调试后下载到iCore3的FPGA上。通过模拟VGA接口信号时序，在FPGA上构建出VGA驱动器。 |
| - | 打开我们编写的工程文件可以发现包括了如下模块的.v文件： | + | *打开我们编写的工程文件可以发现包括了如下模块的.v文件： |
| -RST_Ctrl模块为系统提供初始复位信号，代码较为简单。 | -RST_Ctrl模块为系统提供初始复位信号，代码较为简单。 | ||
| -PLL模块是ATLPLL IP核的例化，为系统提供65MHz时钟信号。 | -PLL模块是ATLPLL IP核的例化，为系统提供65MHz时钟信号。 | ||
| 行 45: | 行 54: | ||
| 工程编译完成后，可以在Tools->netlist viewers->RTL Viewer 中查看RTL视图如下： | 工程编译完成后，可以在Tools->netlist viewers->RTL Viewer 中查看RTL视图如下： | ||
| - | {{:icore3:图29-3 系统的rtl级视图,及各模块之间的信号关联.png?1000|图29-3 系统的rtl级视图,及各模块之间的信号关联.}} | + | {{ :icore3:图29-3_系统的rtl级视图_及各模块之间的信号关联.png?direct |图29-3 系统的rtl级视图,及各模块之间的信号关联}} |
| - | 下面主要介绍一下VGA_Ctrl模块的其中一种实现方式 | + | *下面主要介绍一下VGA_Ctrl模块的其中一种实现方式 |
| - | 由前面VGA显示原理可以知道，我们需要定义一个变量cnt_h，用来对时钟计数，当cnt_h计满1344个时钟，则表示行扫描的一个周期。因此我们对cnt_h计数满1344后清零。由VGA接口时序图上我们能看到，行同步信号的在时钟计数为136的时候，有个下降沿。因此，我们可以在cnt_h计数136个时钟之后，产生一个脉冲，然后以此脉冲作为行同步信号Sync_H_r。 | + | *由前面VGA显示原理可以知道，我们需要定义一个变量cnt_h，用来对时钟计数，当cnt_h计满1344个时钟，则表示行扫描的一个周期。因此我们对cnt_h计数满1344后清零。由VGA接口时序图上我们能看到，行同步信号的在时钟计数为136的时候，有个下降沿。因此，我们可以在cnt_h计数136个时钟之后，产生一个脉冲，然后以此脉冲作为行同步信号Sync_H_r。 |
| - | 同理，建立一个变量cnt_v对行数进行计数，用于产生场同步信号Sync_V_r。此处有个需要注意的地方：由于我们是以行同步信号为基础产生的场同步信号，而行同步信号又不在行计数的最后一位，因此我们对场同步信号进行计数的时候要判断一下行扫描是否计数完毕，只有cnt_h计满1344个时钟后，我们才开始对行同步信号进行计数，这样确保每一帧的最后一行都是一个完整的行周期 | + | *同理，建立一个变量cnt_v对行数进行计数，用于产生场同步信号Sync_V_r。此处有个需要注意的地方：由于我们是以行同步信号为基础产生的场同步信号，而行同步信号又不在行计数的最后一位，因此我们对场同步信号进行计数的时候要判断一下行扫描是否计数完毕，只有cnt_h计满1344个时钟后，我们才开始对行同步信号进行计数，这样确保每一帧的最后一行都是一个完整的行周期 |
| <code verilog>//--------------------Sync_V---------------------------------// | <code verilog>//--------------------Sync_V---------------------------------// | ||
| reg [10:0] cnt_v = 11'd0; //场同步信号计数器 | reg [10:0] cnt_v = 11'd0; //场同步信号计数器 | ||
| 行 64: | 行 73: | ||
| </code> | </code> | ||
| === 五、实验结果 === | === 五、实验结果 === | ||
| - | 通过对VGA显示原理的分析和学习，掌握VGA接口的时序控制方法，实现icore3核心板FPGA驱动液晶显示器显示彩条效果。实验的主要目的是掌握对手册时序图的分析和理解，并能够根据时序图编写对应的Verilog文件，从而实现设计到项目的转化。 | + | *通过对VGA显示原理的分析和学习，掌握VGA接口的时序控制方法，实现icore3核心板FPGA驱动液晶显示器显示彩条效果。实验的主要目的是掌握对手册时序图的分析和理解，并能够根据时序图编写对应的Verilog文件，从而实现设计到项目的转化。 |
| - | {{:icore3:图29-4_效果展示.jpg?500|实验效果展示}} | + | {{ :icore3:图29-4_效果展示.jpg?direct&400 |图29-4_效果展示}} |
| - | 此实验需要深刻了解VGA接口时序定义，理解行同步信号和场同步信号的概念，理解消隐信号的概念以及VGA接口显示屏的刷新原理。 | + | *此实验需要深刻了解VGA接口时序定义，理解行同步信号和场同步信号的概念，理解消隐信号的概念以及VGA接口显示屏的刷新原理。 |
| === 六、拓展实验 === | === 六、拓展实验 === | ||
| -改变显示条纹的方向，颜色和数量。 | -改变显示条纹的方向，颜色和数量。 | ||
vga驱动器的设计.1575442517.txt.gz · 最后更改: 2019/12/04 14:55 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
