



# iCore4T 双核心工控板

## 硬件手册

银杏科技出品

REV1.1 2024.04.07



## 版本记录

日期	版本	作者	注释
2020-03-15	V1.0	gingko	
2024-04-07	V1.1	invoker_zhao	



- 1、iCore4T 双核心工控板简介
- 2、硬件资源及特性
- 3、ARM 核心
- 4、FPGA 核心
- 5、双核心连接模式
- 6、电源管理
- 7、时钟管理
- 8、金手指与标准 50P 扩展
- 9、USB 转 USART 功能
- 10、SDRAM 存储器
- 11、EEPROM 存储器
- 12、FLASH 存储器
- 13、SDIO 接口 TF 卡
- 14、TRLINK 下载调试接口
- 15、单色 LED
- 16、FPGA 之 AS 配置模式
- 17、FPGA 之 PS 配置模式



# 1

## iCore4T 双核心工控板简介

iCore4T 异构双核心板是银杏公司推出的第四代 iCore 系列双核心板的升级产品；它具有 ARM+FPGA 双核心组合，尺寸小，便携性高，可扩展性强等特点。iCore4T 使用 DDR3 内存条接口，丰富的扩展功能可以满足测试测量，自动控制，数据采集，自主学习等生产生活的需要。

“ARM”核心采用 CORTEX-M7 内核的 STM32H750IBK6 芯片，最高主频可达 480MHZ，性能可达 1027DMIPS。“ARM”核心作为 CPU 角色（亦可以说成“串行”执行角色），负责功能实现、事件处理及接口等功能。芯片提供了双精度浮点单元，DSP 指令集等高性能特性；其丰富的通信接口可以满足您大部分的外设扩展。

“FPGA”核心采用 Altera 公司四年飓风四代 FPGA EP4CE10F17C8N，内置强大的锁相环、RAM 块、乘法器模块，适用于大多数测试测量、数据采集、接口通信、协议栈转换、自动控制等应用。

ARM 通过高速 SPI 与 FPGA 进行数据交换，时钟可达 130MHz，通过 DMA 加持，实测传输速度优于 13MB/s，高速的数据交换使得两核心之间的协同能力大大增加，它的便利性与实时性使得 iCore4T 可以应对越来越高的测试测量及自动控制类产品功能、性能的需求。




图 1 iCore4T 双核心工控板原理框图



## iCore4T 特性如下:

- ARM 核心:** 采用主频 480M 的高性能 STM32H750IB
- FPGA 核心:** 采用 Altera 公司第四代 Cyclone 系列 FPGA EP4CE10F17C8N
- ARM I/O 扩展:** 多达 66 个高性能 I/O 扩展
- ARM 外设扩展:** 通过金手指可扩展 DAC、USB2.0 高速/全速、以太网、液晶、I2C、SPI、ADC、UART、CAN、一路 DCDC 电源等
- ARM 接口扩展:** 用于调试的 USB 转 UART 功能
- TF 卡存储扩展:** ARM SDIO 接口的 TF 卡接口扩展
- FLASH 扩展:** 内置 4 线高速 SPI NOR FLASH, 容量达 8MBytes 可用于程序代码扩展
- SDRAM 扩展:** ARM 外扩 SDRAM, 容量为 32MBytes
- EEPOM 扩展:** ARM 外扩 EEPROM I2C 通信, 容量为 4Kbit
- 下载调试口:** 13pin 调试接口, 集成了 ARM 的 SWD 调试口和 FPGA 的 JTAG 调试口, 可以直接搭配 iTool A 使用, 也可以选配转接板以适应通用的 SWD 接口和 JTAG 接口
- FPGA I/O 扩展:** 多达 120 个高性能 I/O 扩展与 GK50 标准扩展的 36 个 I/O
- PS 配置:** 基于 ARM 的 FPGA 重配置功能, 可以完成 FPGA 固件在线更新
- 串行总线:** 用于 ARM 与 FPGA 连接的高速 SPI 串行总线
- 温度传感器:** 内置片上温度传感器, 可实时监测环境工作温度



- 金手指扩展:** 金手指包括 120 个 FPGA 扩展与 66 个 ARM 扩展，可扩展 DAC、USB2.0 高速/全速、以太网、液晶、I2C、SPI、ADC、UART、CAN、一路电源等外设
- 电源管理:** 供电采用 USB-UART 供电与金手指外部扩展供电同时供电，也可单独选择其中一项供电。电源管理采用 G2257Q51U，相较于 iCore4T rev0 版本使用的 AXP152，无需使用 I2C 软件配置电压，即可保证各路电压的输出，避免板子上电时的复杂配置
- 电源监控:** 内置高边电流检测，各路电压监控电路，可实时监控电源及功耗
- 时钟频率:** 采用 25M 有源晶振，向 ARM 与 FPGA 提供工作时钟

# 2

## 硬件资源及特性

序号	类	特性	描述	序号	类	特性	描述
1	ARM特性	型号	STM32H750IBK6	16	ARM特性	百兆以太网	可扩展
2		内核	Cortex-M7	17		DMA	4个
3		主频	480MHz	18		随机数发生器	有
4		FLASH	128KBytes	19		硬件CRC单元	有
5		RAM	512+16+4KBytes	20		JPEG图形处理	有
6		封装	UFBGA176	21		FPU浮点单元	有
7		ADC	3x16bit 36通道	22		RTC时钟	有
8		DAC	2x12bit	23		DSP指令集	有
9		定时器	22个	24		SDIO接口	有
10		I2C	4个	25		SWD调试口	有
11		SPI	6个	26	FPGA特性	型号	EP4CE10F17C8N
12		CAN	2个	27		系列	CycloneIV
13		UART	4个	28		封装	BGA256
14		USB-OTG	2个（可扩展）	29		LEs	10K
15		外扩IO	66个（金手指）	30		M9K块	46个





序号	类	特性	描述	序号	类	特性	描述
31	FPGA特性	RAM	414Kbit	49	时钟	ARM时钟	有源25M
32		PLL	2个	50		FPGA时钟	有源25M
33		时钟网络	20	51		串口时钟	无
34		配置芯片	EPCS16	52	总线特性	总线类型	高速串行SPI
35		JTAG	有	53		实测读速度	13.7M字/秒
36		PS配置	由ARM完成	54		实测写速度	13.7M字/秒
37		I/O个数	179	55		SPI线数	4线
38		I/O电平	3.3V	56		中断线数	1线触发ARM
39	电源管理特性	输入电压	5V	57	USB-UART	接口连接器类型	USB Type C
40		输入电流	150mA~500mA	58		主功能芯片	CH340E
41		板载输出	0.7~3.5V	59		波特率	2400~115200
42		3.3V电流	1A	60		ARM连接方式	USART2
43		2.5V电流	0.3A	61		本接口对内供电	是
44		1.2V电流	2.0A	62	其它特性	LED指示	有
45		电源管理	有	63		温度监控	有
46		过流过压保护	有	64		AD/DA基准源	有
47		电流电压监控	有	65			
48			供电端口	USB接口/金手指	66		

# 3

## ARM 核心

iCore4T 核心板中，ARM 核心占了超过了一半的空间。经过编程开发后，ARM 微处理器负责“主控”的角色，具有强大的计算处理能力，搭配上 SDRAM、EEPROM、FLASH 等外部存储，更使得 iCore4T 的数据处理能力大大增强。

ARM 核心相关的资源如下图 2 所示。其包含了 ARM 处理器（STM32H750IBK6）、ARM 扩展 I/O（金手指 66 个）、存储设备（TF 卡、32M SDRAM、8M QSPI FLASH、EEPROM）、温度传感器、调试接口（SWD 调试口、USB 转 UART 终端）等。

ARM 处理器（176 脚 STM32H750IB）是新一代的 Cortex-M7 内核的微处理器，主频最高可达 480MHz。其不但性能强劲，而且含有众多实用资源和丰富的外设。

ARM 外扩引脚请参考《iCore4T 原理图》和《iCore4T 扩展引脚示意图》两个文档。




图 2 双核心板板载资源

# 4

## FPGA 核心

iCore4T 核心板中 FPGA 核心占了很大一部分的空间。iCore4T 用于产品主控板时，“FPGA”核心作为“逻辑器件”角色（亦可以说成“并行”执行角色），负责并行处理、实时性处理及逻辑管理等功能。

FPGA 核心相关的资源参照上图 2 所示。其包含了 FPGA 芯片（EP4CE10F17C8N）、FPGA 扩展 I/O（金手指 120 个），GK50 标准扩展、配置选择、配置芯片、JTAG 调试口等。

“FPGA”核心采用 Altera Cyclone 系列第四代产品 EP4CE10F17C8N，具有功耗低、性能强、资源多、使用方便等优点。其采用 BGA 形式 256 脚封装，密集式封装形式使得在芯片面积较小的情况下能为用户提供较多的 I/O 引脚。

FPGA 外扩引脚请参考《iCore4T 原理图》和《iCore4T 扩展引脚示意图》两个文档。

# 5

## 双核心连接模式

iCore4T 采用异构双核心串行连接模式，ARM 和 FPGA 两核心通过 SPI 串行总线方式连接。串行总线的连接方式节省了 I/O，可以省出更多的资源为客户所用，其时钟速率高达 130Mb/s，通过 DMA 加持，实测的传输速度要优于 13MB/s。除此之外，我们还在 ARM 上增加了 FPGA 中断，当 FPGA 向 ARM 申请事件时，中断信号的产生大大加快了 ARM 处理 FPGA 事件的能力，相对于轮询方式，还减少了占用 ARM 内存空间与处理事件的能力，保证了两个核心数据交换的便利性及实时性。在 FPGA 的 PS 配置模式中，ARM 控制其配置过程，实现了 FPGA 的在线可编程。




图 3 双核心连接模式结构示意图

# 6

## 电源管理

iCore4T 系统结构虽小，但对电源的质量要求较高。iCore4T 采用 USB-USART 供电与扩展板供电，两路电源可同时供电，提高开发板的供电能力。iCore4T 采用专业电源管理 IC G2257Q51U，保证了低功耗特性（正常工作功耗 200mA 左右，5V 供电）。另外，iCore 4T 还内置高边电流检测，各路电压监控电路，可实时监控电源及功耗。

专业电源管理 IC G2257Q51U 具有四路降压转换器，iCore4T 上使用了两片，可满足 iCore4T 各方面的电源需求。电源管理 IC 从五个方面为系统供电，同时提供电源监控和基准，如图 4 所示。系统供电的五个方面分别为：

- 1、数字电源：数字电源输出为 3.3V，采用高效率的 BUCK 电路，为 ARM/FPGA/SDRAM 等供电。
- 2、FPGA 内核电源：FPGA 内核采用 1.2V 供电，高效率的 BUCK 电路可以保证 FPGA 芯片内核稳定运行。
- 3、FPGA PLL 电源：FPGA PLL 采用 2.5V 供电，高效率的 BUCK 电路可以保证 FPGA 芯片内核稳定运行。



4、BK3/BK4/BK5/BK7 电源：FPGA 各 BANK I/O 采用 3.3V 供电，高效率的 BUCK 电路可以保证 FPGA 芯片内核稳定运行。

5、ARM 模拟电压基准：STM32H750IBK6 提供独立的模拟电压基准，为片上 ADC/DAC 提供基准电压，这里我们采用 TL431 产生 2.5V 基准，供 ADC/DAC 使用。

核心板一端具有一个外部电源接口，此电源接口通过 GK50 接口直接向 GK50 扩展输出，且此接口可根据扩展板所需电压接入相应的电源。金手指带有一路 DCDC 电源，用户设计扩展时可以直接使用该独立电源接口，实现 3.3V 的电源输出。




图 4 系统供电示意图



# 7

## 时钟管理

iCore4T 双核心板包含 25M 独立的有源晶振时钟，分别供给 FPGA 和 ARM。有源晶振保证了 ARM 与 FPGA 运行的可靠性与时钟的抗干扰性。有源晶振与 ARM/FPGA 时钟管理示意图如图 5 所示。




图 5 时钟管理示意图



# 8


## 金手指与标准 50P 扩展

iCore4T 双核心工控板的引脚扩展特别灵活，采用金手指扩展（DDR3 笔记本内存条接口）与 50P GK50 标准扩展接口。iCore4T 扩展引脚示意图如图 6 所示。

金手指采用 DDR3 笔记本内存条接口，包括 ARM 扩展 I/O 66 个，FPGA 扩展 I/O 120 个，小巧且方便，功能极为强大。可扩展 DAC 扩展输出、USB2.0 全速，高速各一个、以太网接口、真彩液晶、I2C 接口、SPI 接口、ADC、UART 与 CAN 总线等各种强大的功能。

50P GK50 标准扩展接口是银杏科技标准模块专用接口，可扩展银杏科技标准模块，给您的工作带来极大的方便与快捷。

具体外扩引脚请参考 《 iCore4T 原理图 》 和 《 iCore4T 扩展引脚示意图 》 两个文档。



# 9

## USB 转 USART 功能

iCore4T 双核心工控板通过芯片 CH340E 作为物理协议层，实现了 USB 转 USART 功能，为系统调试提供了极大的方便。其连接示意图如图 7 所示，芯片 CH340E 通过一对串口线，与 STM32 芯片中 USART2 口相连，实现 USB 接口与 USART2 口的转换。




图 7 USB 转 USART 连接示意图

# 10

## SDRAM 存储器

iCore4T 异构双核心工控板载有一片 SDRAM，其型号为 W9825G6JB，主要用作程序缓存，液晶数据缓存等。SDRAM 与 ARM 的连接示意图如图 8 所示。




图 8 SDRAM 与 ARM 连接示意图



SDRAM 的具体指标如下表所示。

型号	W9825G6JB-6I
容量	4M × 4BANK × 16bit = 32M Byte
BANK	4BANK
数据宽度	16bit
封装	BGA54
速度	166MHz
电压范围	3~3.6V

# 11

## EEPROM 存储器

iCore4T 异构双核心工控板载有一块 EEPROM 芯片 24LC04B，通过 I2C 接口与 ARM 芯片进行通信。EEPROM 芯片可通过字节数据的擦写，长用来保存芯片配置以及其他重要数据。图 9 展示了 EEPROM 与 ARM 的连接方式。




图 9 EEPROM 与 ARM 连接示意图

# 12

## FLASH 存储器

iCore4T 异构双核心工控板载有一块 FLASH 芯片 W25Q64BVSIG，通过 SPI 接口与 ARM 芯片进行通信。FLASH 芯片的擦写通常是以区块为单位，故擦写速度较快，用户可直接将程序存储在 FLASH 中，ARM 芯片可直接读取 FLASH 里面的代码。图示展示了 FLASH 与 ARM 的连接方式。




图 10 FLASH 与 ARM 连接示意图



# 13

## SDIO 接口 TF 卡

iCore4T 异构双核心工控板上的 TF 卡，用于数据信息的存储，其通过命令线 SDIO\_CMD、时钟线 SDIO\_CLK 和数据总线 D[3:0]，与 STM32 芯片的 SDIO 引脚相连，其连接示意图如图 11 所示。




图 11 SDIO 接口 TF 卡连接示意图

# 14

## TRLINK 下载调试接口

由于以前的 ARM 芯片需要一个单独的调试口，FPGA 芯片也需要一个调试口，两个调试口占用太多 PCB 空间，且下载调试程序时需要分别接 ARM 和 FPGA 的下载器，接线繁琐，所以 iCore4T rev1.1 版本，我们将 ARM 的 SWD 下载口和 FPGA 的 JTAG 下载口合并在了一起，变成了 13pin 的 TRLINK 调试口。其电路连接图如 12 所示，在此电路中它需要 3 根线与 ARM 相连，分别为数据线 SWDIO、时钟线 SWCLK 和复位线 ARM\_RST；四根线与 FPGA 相连，分别为时钟线 TCK、数据输入线 TDI、数据输出线 TDO、模式选择线 TMS。




图 12 下载调试接口电路图

# 15

## 单色 LED

iCore4T 双核心工控板带有三个红色 LED 灯，分别用来指示 USB—USART、ARM 和 FPGA 的工作状态。上电后，电源指示灯常亮。若 USB-USART 有数据接收时，则 USB-USART 指示灯亮。ARM（PA9）与 FPGA（A6）的指示灯则需配置相应的端口控制。




图 13 LED 连接电路图

# 16

## FPGA 之 AS 配置模式

iCore4T 异构双核心工控板上的 FPGA 有两种配置模式，分别为主动配置模式（AS）和被动配置模式（PS）。所谓 AS 配置模式，即 FPGA 器件每次上电时作为控制器，由 FPGA 器件引导配置操作过程，它控制着外部存储器和初始化过程，从配置器件 EPCS16 主动发出读取数据信号，从而把 EPCS16 的数据读入 FPGA 中，实现对 FPGA 的编程。配置数据通过 DATA0 引脚送入 FPGA，配置数据被同步在 DCLK 输入上，1 个时钟周期传送 1 位数据。AS 配置模式时核心板上拨码开关如图 14 所示，配置连接图如图 15 所示。




图 14 AS 配置模式时拨码开关状态图




图 15 FPGA 配置模式示意图

注释：

- ① 任何情况下 JTAG 均有效；
- ② 选择 AS 模式时，FPGA 上电通过 EPCS16 配置；
- ③ 选择 PS 模式时，FPGA 通过 ARM 芯片配置；
- ④ 若要烧写 JIC 文件到 EPCS16 里，需要选择 AS 模式后，从 JTAG 口烧入文件。
- ⑤ 两种模式切换由拨码开关控制。

# 17

## FPGA 之 PS 配置模式

所谓 PS 配置模式，则由 ARM 控制器控制配置过程。ARM 作为控制器件，通过普通 IO 实现 PS 配置时序，实现对 FPGA 的编程。该模式可以实现对 FPGA 在线可编程，而且编程后 FPGA 立即工作，无需电源复位。PS 配置模式时零 欧姆电阻连接图如图 16 所示，配置连接图如图 17 所示。




图 16 PS 配置模式时拨码开关状态图




图 17 FPGA 配置模式示意图

注释:

- ① 任何情况下 JTAG 均有效;
- ② 选择 AS 模式时, FPGA 上电通过 EPCS16 配置;
- ③ 选择 PS 模式时, FPGA 通过 ARM 芯片配置;
- ④ 若要烧写 JIC 文件到 EPCS16 里, 需要选择 AS 模式后, 从 JTAG 口烧入文件。
- ⑤ 两种模式切换由拨码开关控制。