1. 了解乘法器。
2. 掌握调用乘法器IP核的用法。
3. 掌握QuartusII集成开发环境的的使用方法。

1. iCore4 双核心板点击购买。
2. Blaster（或相同功能）仿真器点击购买。
3. Micro USB线缆。
4. QuartusII开发平台。
5. 电脑一台。

• 通过FPGA的一个I/O口连接开发板上的LED:设定I/O为输出模式。调用内部乘法器IP核完成计算后，改变输出LED的状态。

1、新建工程，并新建verilog文件，本例程仍然按模块划分非三个verilog文件。然后打开Tool→Megawizard Plug-In Manager。如下图所示。 2、选择第一个选项新建，点击Next。如下图所示， 3、在左侧的栏里Arithmetic文件夹下找到并选中LPM_MULT，在框1处选择Verilog HDL，再点击框2中按钮选择存放目录，如下图所示。然后点击Next。 4、在框1处选择乘法器输入数据的宽度，此处以8位宽度为例，如下图所示，然后点击Next。 5、接下来的几页保持默认设置直接点击Next，最后点击Finish即可。 6、此时就完成了乘法器的创建。在程序中调用该乘法器即可实现乘法器功能。相关代码如下。

//---------------实例化mult模块并调用该模块进行乘法器运算---------------//
my_mult  u1(
	.dataa(a),
	.datab(a),
	.result(out)
);
//---定义fpga_ledg与乘法器输出的第六位状态（为0时led点亮）保持相应一致---//
wire [15:0]out;
assign fpga_ledg = out[6];

7、接着完成相关配置、引脚分配、编译等工作后，将配置文件下载至iCore4开发板。
8、接着按照前面教程所述，使用Signaltap II采集乘法器的输入输出信号，观察是否与程序描述一致。

1. Signaltap II采集到的信号与Verilog描述功能一致。
2. iCore4上与FPGA相连的绿色LED灯闪烁。