icore3l_fpga_15
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore3l_fpga_15 [2020/12/07 19:29] zgf [三、 实验原理] |
icore3l_fpga_15 [2022/03/19 15:28] (当前版本) sean |
||
|---|---|---|---|
| 行 2: | 行 2: | ||
| |技术支持电话|**0379-69926675-801**||| | |技术支持电话|**0379-69926675-801**||| | ||
| |技术支持邮件|Gingko@vip.163.com||| | |技术支持邮件|Gingko@vip.163.com||| | ||
| - | |技术论坛|http://www.eeschool.org||| | ||
| ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| | V1.0 | 2020-12-07 | zgf | 初次建立 | | | V1.0 | 2020-12-07 | zgf | 初次建立 | | ||
| 行 20: | 行 19: | ||
| * 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一个代码。译码是编码的反操作。根据输入和输出信号数量的关系译码器分为全译码器和部分译码器两类。 | * 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一个代码。译码是编码的反操作。根据输入和输出信号数量的关系译码器分为全译码器和部分译码器两类。 | ||
| * 3-8译码器是一种常见的全译码器，输入是3位的二进制代码，共有8种组合，输出是与这8种组合对应的8个输出信号。这8个输出信号是只有1位高电平的8bit二进制信号。译码器将每种二进制的代码组合译成对应的一根输出线上的高、低电平信号。 | * 3-8译码器是一种常见的全译码器，输入是3位的二进制代码，共有8种组合，输出是与这8种组合对应的8个输出信号。这8个输出信号是只有1位高电平的8bit二进制信号。译码器将每种二进制的代码组合译成对应的一根输出线上的高、低电平信号。 | ||
| - | {{ :icore3l:icore3l_fpga_15_1.png?direct&450 |图15-1 3-8译码器输入输出示意图}} | + | {{ :icore3l:icore3l_fpga_15_1.png?direct |图15-1 3-8译码器输入输出示意图}} |
| * 根据3-8译码器的逻辑功能可知其逻辑真值表如表16-1所示。 | * 根据3-8译码器的逻辑功能可知其逻辑真值表如表16-1所示。 | ||
| * 表 15-1 3-8译码器逻辑真值表 | * 表 15-1 3-8译码器逻辑真值表 | ||
| - | |输入 |输出|||||||||| | + | |输入 | 输出 |||||||||| |
| |a2 |a1 |a0 |y7 |y6 |y5 |y4 |y3 |y2 |y1 |y0| | |a2 |a1 |a0 |y7 |y6 |y5 |y4 |y3 |y2 |y1 |y0| | ||
| |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |1| | |0 |0 |0 |0 |0 |0 |0 |0 |0 |0 |1| | ||
icore3l_fpga_15.1607340591.txt.gz · 最后更改: 2020/12/07 19:29 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
