您的足迹:

icore3lfpga_3

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- icore3lfpga_3 [2020/10/13 09:55]
zgf
+++ icore3lfpga_3 [2020/10/13 09:57] (当前版本)
zgf
@@ 行 29: / 行 29: @@
 、以实验二中led工程为例，打开工程并点击左侧边栏的“物理约束”如图3-1所示。
-{{ :icore3l:icore3l_fpga_3_1.png?direct |图3-1 查看工程的物理约束设置}}
+{{ :icore3l:icore3l_fpga_3_1.png?direct&800 |图3-1 查看工程的物理约束设置}}
 、可以看到输入输出信号都已绑定引脚。
@@ 行 45: / 行 45: @@
     * phycst . pin . set {信号名称}  引脚名
 、在实验二中，已经讲解了如何建立文件以及添加文件；如果在设计中引脚数量较多，手动分配麻烦，可以通过.upc文件（新建文件的格式选择.upc）的方式，使用上述语法添加引脚绑定信息。然后将编辑好的xx.upc文件导入工程即可。下面讲解如何导入已编写好的绑定引脚信息文件（.upc文件）。
 **2、导入upc文件**
 、还是刚刚的工程，点击左侧边栏的“物理约束”按钮，如果弹出如下界面，点击左下角的“清除”按钮，清除原来的绑定信息并点击“退出”；然后再次点击左侧边栏的“物理约束”按钮。
-{{ :icore3l:icore3l_fpga_3_5.png?direct |图3-5 清除物理约束}}
+{{ :icore3l:icore3l_fpga_3_5.png?direct&800 |图3-5 清除物理约束}}
 、如果弹出如下界面，则点击选择“导入约束文件”，点击“浏览”按钮，找到之前生成的.upc文件，选中，并点击右下角的确定按钮。然后重新编译工程即可。

icore3lfpga_3.1602554108.txt.gz · 最后更改: 2020/10/13 09:55 由 zgf