icore4tfpga_2
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore4tfpga_2 [2022/04/01 10:59] sean |
icore4tfpga_2 [2024/04/10 10:51] (当前版本) zhaowenzhe [一、 实验目的与意义] |
||
|---|---|---|---|
| 行 9: | 行 9: | ||
| ==== 一、 实验目的与意义 ==== | ==== 一、 实验目的与意义 ==== | ||
| - | - | ||
| - 了解Quartus新建工程方法 | - 了解Quartus新建工程方法 | ||
| - 了解Verilog语言描述功能模块的基本机构组成 | - 了解Verilog语言描述功能模块的基本机构组成 | ||
| 行 29: | 行 28: | ||
| {{ :icore4t:icore4t_fpga_2_4.png?direct |图2.4}} | {{ :icore4t:icore4t_fpga_2_4.png?direct |图2.4}} | ||
| 4、在此界面选择工程存放的路径，设置工程名及顶层文件名称，如图2.5所示。 | 4、在此界面选择工程存放的路径，设置工程名及顶层文件名称，如图2.5所示。 | ||
| - | {{ :icore3t:icore4t_fpga_2_5.png?direct |图2.5}} | + | {{ :icore4t:icore4t_fpga_2_5.png?direct |图2.5}} |
| 5、此界面主要用来添加已经编辑好的模块文件，若没有直接下一步即可，如图2.6所示。 | 5、此界面主要用来添加已经编辑好的模块文件，若没有直接下一步即可，如图2.6所示。 | ||
icore4tfpga_2.1648781979.txt.gz · 最后更改: 2022/04/01 10:59 由 sean
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
