icore4tx_fpga_3
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
icore4tx_fpga_3 [2020/05/07 17:36] fmj |
icore4tx_fpga_3 [2022/04/01 11:36] (当前版本) sean |
||
|---|---|---|---|
| 行 2: | 行 2: | ||
| |技术支持电话|**0379-69926675-801**||| | |技术支持电话|**0379-69926675-801**||| | ||
| |技术支持邮件|Gingko@vip.163.com||| | |技术支持邮件|Gingko@vip.163.com||| | ||
| - | |技术论坛|http://www.eeschool.org||| | ||
| ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ^ 版本 ^ 日期 ^ 作者 ^ 修改内容 ^ | ||
| | V1.0 | 2020-05-07 | gingko | 初次建立 | | | V1.0 | 2020-05-07 | gingko | 初次建立 | | ||
| 行 16: | 行 15: | ||
| - iCore4TX 双核心板。[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.3.5923532fAsAtPz&id=614919247574|点击购买]] | - iCore4TX 双核心板。[[https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w4004-22598974120.3.5923532fAsAtPz&id=614919247574|点击购买]] | ||
| - | - Blaster（或相同功能）仿真器。 | + | - USB-CABLE（或相同功能）仿真器。 |
| - Micro USB线缆。 | - Micro USB线缆。 | ||
| - | - Quartus开发平台。 | + | - ISE开发平台。 |
| - 电脑一台。 | - 电脑一台。 | ||
| 行 28: | 行 27: | ||
| **1、 手动分配引脚** | **1、 手动分配引脚** | ||
| * 1、以实验二led工程为例，打开工程，如图3.1所示。 | * 1、以实验二led工程为例，打开工程，如图3.1所示。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_1.png?direct&700 |图3.1}} | + | {{ :icore4tx:icore4tx_fpga_3_1.png?direct&850 |图3.1}} |
| * 2、点击工具栏Tools，下拉才当中选中PlanAhead I/O Pin Planning(PlanAhead) – Pre – Synthesis…。 | * 2、点击工具栏Tools，下拉才当中选中PlanAhead I/O Pin Planning(PlanAhead) – Pre – Synthesis…。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_2.png?direct |图3.2}} | + | {{ :icore4tx:icore4tx_fpga_3_2.png?direct&850 |图3.2}} |
| * 3、如果有提示点击Yes，稍等片刻后可能会弹出欢迎界面，关闭欢迎界面，然后视图如下： | * 3、如果有提示点击Yes，稍等片刻后可能会弹出欢迎界面，关闭欢迎界面，然后视图如下： | ||
| - | {{ :icore4tx:icore4tx_fpga_3_3.png?direct |图3.3}} | + | {{ :icore4tx:icore4tx_fpga_3_3.png?direct&850 |图3.3}} |
| * 4、在I/O Ports栏下面，点击Scalar ports 前面的“+”，展开引脚列表；然后在对应引脚的Site栏选定引脚标号，完成引脚的绑定。如下图所示。 | * 4、在I/O Ports栏下面，点击Scalar ports 前面的“+”，展开引脚列表；然后在对应引脚的Site栏选定引脚标号，完成引脚的绑定。如下图所示。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_4.png?direct |图3.4}} | + | {{ :icore4tx:icore4tx_fpga_3_4.png?direct&850 |图3.4}} |
| * 5、分配好以后关闭该对话框，重新进行编译；如果编译无报错，则引脚分配完成。 | * 5、分配好以后关闭该对话框，重新进行编译；如果编译无报错，则引脚分配完成。 | ||
| **2、TCL文件分配引脚** | **2、TCL文件分配引脚** | ||
| * 1、还是以实验二LED实验为例，选中工程，右键点击New Source …。 | * 1、还是以实验二LED实验为例，选中工程，右键点击New Source …。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_5.png?direct |图3.5}} | + | {{ :icore4tx:icore4tx_fpga_3_5.png?direct&850 |图3.5}} |
| * 2、新建文件类型为Implementation Constraints File，File name栏输入文件名，如下图所示，然后点击Next。 | * 2、新建文件类型为Implementation Constraints File，File name栏输入文件名，如下图所示，然后点击Next。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_6.png?direct |图3.6}} | + | {{ :icore4tx:icore4tx_fpga_3_6.png?direct&850 |图3.6}} |
| * 3、点击Finish。 | * 3、点击Finish。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_7.png?direct |图3.7}} | + | {{ :icore4tx:icore4tx_fpga_3_7.png?direct&850 |图3.7}} |
| * 4、可以在左侧边栏看到工程目录下多了一个.ucf格式的文件，在右边编辑区输入下图中的引脚约束信息，如图所示；引脚约束信息的语法定义如下： | * 4、可以在左侧边栏看到工程目录下多了一个.ucf格式的文件，在右边编辑区输入下图中的引脚约束信息，如图所示；引脚约束信息的语法定义如下： | ||
| - | * NET “端口名称” LOC = 引脚编号 | IOSTANDARD = “电压” | + | * **NET “端口名称” LOC = 引脚编号 | IOSTANDARD = “电压”** |
| - | {{ :icore4tx:icore4tx_fpga_3_8.png?direct |图3.8}} | + | {{ :icore4tx:icore4tx_fpga_3_8.png?direct&850 |图3.8}} |
| * 5、点击保存，并编译工程；如果信息输入正确，编译通过，则Implement Design 前面会出现绿色“√”；则引脚分配完成。 | * 5、点击保存，并编译工程；如果信息输入正确，编译通过，则Implement Design 前面会出现绿色“√”；则引脚分配完成。 | ||
| - | {{ :icore4tx:icore4tx_fpga_3_9.png?direct |图3.9}} | + | {{ :icore4tx:icore4tx_fpga_3_9.png?direct&850 |图3.9}} |
| ==== 五、实验步骤 ==== | ==== 五、实验步骤 ==== | ||
icore4tx_fpga_3.1588844179.txt.gz · 最后更改: 2020/05/07 17:36 由 fmj
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
