计数器实验_计数器使用
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
计数器实验_计数器使用 [2020/07/02 11:47] zgf |
计数器实验_计数器使用 [2020/07/02 11:50] (当前版本) zgf [五、 实验验证] |
||
|---|---|---|---|
| 行 16: | 行 16: | ||
| * **1、计数器原理：**计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 | * **1、计数器原理：**计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 | ||
| * **2、计数器的Verilog实现：** | * **2、计数器的Verilog实现：** | ||
| - | * 表3-1 | + | 表3-1 \\ |
| |端口名称 |I/O |功能描述| | |端口名称 |I/O |功能描述| | ||
| |clk_25m |Input |模块的工作时钟，频率为25M| | |clk_25m |Input |模块的工作时钟，频率为25M| | ||
| 行 59: | 行 59: | ||
| ==== 五、 实验验证 ==== | ==== 五、 实验验证 ==== | ||
| - | 1、双击打开例程里的QuartusII工程文件。如图3-1、3-2所示。 | + | |
| {{ :icore4:icore4_fpga_3_1.png?direct |图3-1}} | {{ :icore4:icore4_fpga_3_1.png?direct |图3-1}} | ||
| {{ :icore4:icore4_fpga_3_2.png?direct |图3-2}} | {{ :icore4:icore4_fpga_3_2.png?direct |图3-2}} | ||
| + | 1、双击打开例程里的QuartusII工程文件。如图3-1、3-2所示。\\ | ||
| 2、对工程文件进行相关配置、编译及引脚锁定等操作后将配置文件下载至iCore4双核心工控板，观察实验现象。\\ | 2、对工程文件进行相关配置、编译及引脚锁定等操作后将配置文件下载至iCore4双核心工控板，观察实验现象。\\ | ||
| 3、实验现象应为：iCore4双核心工控板上与FPGA相连的绿色led灯不断闪烁。 | 3、实验现象应为：iCore4双核心工控板上与FPGA相连的绿色led灯不断闪烁。 | ||
计数器实验_计数器使用.1593661628.txt.gz · 最后更改: 2020/07/02 11:47 由 zgf
除额外注明的地方外，本维基上的内容按下列许可协议发布： 豫ICP备18022004号-1
