差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- icore4t_24 [2020/03/09 17:47]
zgf [实验设备及平台]
+++ icore4t_24 [2022/04/01 10:46] (当前版本)
sean
@@ 行 2: / 行 2: @@
 |技术支持电话|**0379-69926675-801**|||
 |技术支持邮件|Gingko@vip.163.com|||
-|技术论坛|http://www.eeschool.org|||
 ^  版本  ^  日期  ^  作者  ^  修改内容  ^
 |  V1.0  |  2020-03-09 |  gingko  |  初次建立  |
@@ 行 54: / 行 53: @@
 ===== 实验二十四：DAC实验——输出直流电压 =====
-==== 实验目的与意义 ====
+==== 一、实验目的与意义 ====
   - 了解STM32 DAC结构。
@@ 行 61: / 行 60: @@
   - 掌握STM32 HAL库中DAC属性的配置方法。
   - 掌握KEIL MDK 集成开发环境使用方法。
-==== 实验设备及平台 ====
+==== 二、实验设备及平台 ====
   - iCore4T 双核心板。[[https://item.taobao.com/item.htm?spm=a1z10.1-c.w137644-251734891.3.5923532fDrMDOe&id=610595120319|点击购买]]
@@ 行 70: / 行 69: @@
   - STM32CubeMX开发平台。
   - 装有WIN XP（及更高版本）系统的计算机。
-==== 实验原理 ====
+==== 三、实验原理 ====
-**DAC简介**
+**1、DAC简介**
   * STM32H750的DAC模块(数字/模拟转换模块)是12位数字输入，电压输出型的DAC。DAC可以配置为8位或12位模式，也可以与DMA控制器配合使用。DAC工作在12位模式时，数据可以设置成左对齐或右对齐。DAC模块有2个输出通道，每个通道都有单独的转换器。在双DAC模式下，2个通道可以独立地进行转换，也可以同时进行转换并同步地更新2个通道的输出。DAC可以通过引脚输入参考电压Vref+（通ADC共用）以获得更精确的转换结果。
   * STM32H750的DAC模块主要特性：
-    * 两个 DAC 接口，各自最多对应两个输出通道
+      * 两个 DAC 接口，各自最多对应两个输出通道
-    * 12 位模式下数据采用左对齐或右对齐
+      * 12 位模式下数据采用左对齐或右对齐
-    * 同步更新功能
+      * 同步更新功能
-    * 噪声波和三角波生成
+      * 噪声波和三角波生成
-    * DAC 双通道单独或同时转换
+      * DAC 双通道单独或同时转换
-    * 每条通道的 DMA 功能，包括 DMA 下溢错误检测
+      * 每条通道的 DMA 功能，包括 DMA 下溢错误检测
-    * 通过外部触发信号进行转换
+      * 通过外部触发信号进行转换
-    * DAC 输出通道缓冲/非缓冲模式
+      * DAC 输出通道缓冲/非缓冲模式
-    * 缓冲器偏移校准
+      * 缓冲器偏移校准
-    * 每路 DAC 输出均可与 DAC_OUTx 输出引脚断开连接
+      * 每路 DAC 输出均可与 DAC_OUTx 输出引脚断开连接
-    * DAC 输出可与片上外设连接
+      * DAC 输出可与片上外设连接
-    * 可在停止模式下通过采样和保持模式实现低功耗运行
+      * 可在停止模式下通过采样和保持模式实现低功耗运行
-    * 来自 VREF+ 引脚的输入参考电压或内部 VREFBUF 参考电压
+      * 来自 VREF+ 引脚的输入参考电压或内部 VREFBUF 参考电压
   * DAC框图：
+{{ :icore4t:icore4t_arm_hal_24_1.png?direct |}}
   * DAC 包含：
-  * 多达两条输出通道
+    * 多达两条输出通道
-  * DAC_OUTx 可与输出引脚断开连接并用作普通 GPIO
+    * DAC_OUTx 可与输出引脚断开连接并用作普通 GPIO
-  * dac_outx 可使用与片上外设（如比较器和 OPAMP）的内部引脚连接。
+    * dac_outx 可使用与片上外设（如比较器和 OPAMP）的内部引脚连接。
-  * DAC 输出通道（缓冲/非缓冲）
+    * DAC 输出通道（缓冲/非缓冲）
-  * 使用 LSI 时钟源在停止模式下运行以实现静态转换的采样和保持模块及其寄存器
+    * 使用 LSI 时钟源在停止模式下运行以实现静态转换的采样和保持模块及其寄存器
   * DAC 包含多达两条独立的输出通道。每条输出通道均可连接到片上外设，如 COMP、 OPAMP和 ADC。在这种情况下， DAC 输出通道可与 DAC_OUTx 输出引脚断开连接，相应的 GPIO可用于其他用途。
   * DAC 输出可缓冲、也可以不缓冲。采样和保持模块及其关联寄存器可在停止模式下使用 LSI时钟源运行。
-图中VDDA和VSSA为DAC模块模拟部分的供电，而VREF+则是DAC模块的参考电压。DAC_OUT1/2就是DAC的两个输出通道了（对应PA4或者PA5引脚）。
+  * 图中VDDA和VSSA为DAC模块模拟部分的供电，而VREF+则是DAC模块的参考电压。DAC_OUT1/2就是DAC的两个输出通道了（对应PA4或者PA5引脚）。
-从图中可以看出，DAC输出是受DORx（x=1/2，下同）寄存器直接控制的，但是我们不能直接往DORx寄存器写入数据，而是通过DHRx间接的传给DORx寄存器，实现对DAC输出的控制。前面我们提到，STM32H750的DAC支持8/12位模式，8位模式的时候是固定的右对齐的，而12位模式又可以设置左对齐/右对齐。单DAC通道x，总共有3种情况：
+  * 从图中可以看出，DAC输出是受DORx（x=1/2，下同）寄存器直接控制的，但是我们不能直接往DORx寄存器写入数据，而是通过DHRx间接的传给DORx寄存器，实现对DAC输出的控制。前面我们提到，STM32H750的DAC支持8/12位模式，8位模式的时候是固定的右对齐的，而12位模式又可以设置左对齐/右对齐。单DAC通道x，总共有3种情况：
-①8位数据右对齐：用户将数据写入DAC_DHR8Rx[7:0]位（实际存入DHRx[11:4]位）。
+    * ①8位数据右对齐：用户将数据写入DAC_DHR8Rx[7:0]位（实际存入DHRx[11:4]位）。
-②12位数据左对齐：用户将数据写入DAC_DHR12Lx[15:4]位（实际存入DHRx[11:0]位）。
+    * ②12位数据左对齐：用户将数据写入DAC_DHR12Lx[15:4]位（实际存入DHRx[11:0]位）。
-③12位数据右对齐：用户将数据写入DAC_DHR12Rx[11:0]位（实际存入DHRx[11:0]位）。
+    * ③12位数据右对齐：用户将数据写入DAC_DHR12Rx[11:0]位（实际存入DHRx[11:0]位）。
-如果没有选中硬件触发(寄存器DAC_CR1的TENx位置‘0’)，存入寄存器DAC_DHRx的数据会在1个APB1时钟周期后自动传至寄存器DAC_DORx。如果选中硬件触发(寄存器DAC_CR1的TENx位置’1’)，数据传输在触发发生以后3个APB1时钟周期后完成。一旦数据从DAC_DHRx寄存器装入DAC_DORx寄存器，在经过时间tSETTLING之后，输出即有效，这段时间的长短依电源电压和模拟输出负载的不同会有所变化。
+  * 如果没有选中硬件触发(寄存器DAC_CR1的TENx位置‘0’)，存入寄存器DAC_DHRx的数据会在1个APB1时钟周期后自动传至寄存器DAC_DORx。如果选中硬件触发(寄存器DAC_CR1的TENx位置’1’)，数据传输在触发发生以后3个APB1时钟周期后完成。一旦数据从DAC_DHRx寄存器装入DAC_DORx寄存器，在经过时间tSETTLING之后，输出即有效，这段时间的长短依电源电压和模拟输出负载的不同会有所变化。
-关闭触发 (TEN = 0) 时的转换时序图:
-DAC输入/输出引脚：
-DAC内部输入/输出信号：
-DAC输出电压公式
-经过线性转换后，数字输入会转换为 0 到 VREF+ 之间的输出电压。
-各 DAC 通道引脚的模拟输出电压通过以下公式确定：
-DAC_output= V_REF  ×  DOR/4096
-DAC部分寄存器介绍
-我们介绍一下要实现 DAC 的通道 1 输出，需要用到的一些寄存器。首先是 DAC控制寄存器 DAC_CR，该寄存器的各位描述如图所示：
-DAC_CR 的低 16 位用于控制通道 1，而高 16 位用于控制通道 2，我们这里仅列出比较本章需要设置的一些位：
-EN1 位：用于 DAC 通道 1 的使能，我们需要用到 DAC 通道 1 的输出，该位必须设置为 1。
-TEN1 位：用于 DAC 通道 1 的触发使能，我们设置该位为 0，不使用硬件触发。 写入 DHR1的值会在 1 个 APB1 周期后传送到 DOR1，然后输出到 PA4 口上。
-TSEL[3:0]位，用于选择 DAC 通道 1 的触发方式，本章设置为 0，使用软件触发。
-WAVE[1:0]位，用于控制 DAC 通道 1 的噪声/波形输出功能，默认设置为 0，不使能噪声/波形输出。
-DMAEN1 位，用于控制 DAC 通道 1 的 DMA 使能，本章不使能，设置该位为 0 即可。CEN1 位，用于控制 DAC 通道 1 的输出缓冲校准使能，本章不使用校准功能（默认有一个出场校准值，我们使用默认的校准值即可），设置该位为 0 即可。
-然后，我们介绍 DAC 模式控制寄存器（ DAC1_MCR），该寄存器各位描述如图所示：
-位 2:0 MODE1[2:0]： DAC 通道 1 模式 (DAC Channel 1 mode)
-仅当 DAC 已禁止且不处于校准模式时（ DACx_CR 寄存器中的位 EN1 = 0 且
-位 CEN1 = 0），才可写入这些位。如果 EN1=1 或 CEN1 =1，则会忽略写操作。
-这些位可由软件置 1 和清零，用于选择 DAC 通道 1 模式。
-– DAC 通道 1 处于正常模式
-  * 000： DAC 通道 1 连接到外部引脚且使能了缓冲器
-  * 001： DAC 通道 1 连接到外部引脚以及片上外设且使能了缓冲器
-  * 010： DAC 通道 1 连接到外部引脚且禁止了缓冲器
-  * 011： DAC 通道 1 连接到片上外设且禁止了缓冲器
-  * – DAC 通道 1 处于采样和保持模式
-  * 100： DAC 通道 1 连接到外部引脚且使能了缓冲器
-  * 101： DAC 通道 1 连接到外部引脚以及片上外设且使能了缓冲器
-  * 110： DAC 通道 1 连接到外部引脚以及片上外设且禁止了缓冲器
-  * 111： DAC 通道 1 连接到片上外设且禁止了缓冲器
-  * **注： 仅可在 EN1 = 0 时修改该寄存器。**
+  * 关闭触发 (TEN = 0) 时的转换时序图:
+{{ :icore4t:icore4t_arm_hal_24_2.png?direct |}}
+  * DAC输入/输出引脚：
+{{ :icore4t:icore4t_arm_hal_24_3.png?direct |}}
+  * DAC内部输入/输出信号：
+{{ :icore4t:icore4t_arm_hal_24_4.png?direct |}}
+=== 2、DAC输出电压公式 ===
+  * 经过线性转换后，数字输入会转换为 0 到 VREF+ 之间的输出电压。
+  * 各 DAC 通道引脚的模拟输出电压通过以下公式确定：
+''**DAC_output= V_REF  ×  DOR/4096**
+=== 3、DAC部分寄存器介绍 ===
+  * 我们介绍一下要实现 DAC 的通道 1 输出，需要用到的一些寄存器。首先是 DAC控制寄存器 DAC_CR，该寄存器的各位描述如图所示：
+{{ :icore4t:icore4t_arm_hal_24_5.png?direct |}}
+  * DAC_CR 的低 16 位用于控制通道 1，而高 16 位用于控制通道 2，我们这里仅列出比较本章需要设置的一些位：
+    * EN1 位：用于 DAC 通道 1 的使能，我们需要用到 DAC 通道 1 的输出，该位必须设置为 1。
+    * TEN1 位：用于 DAC 通道 1 的触发使能，我们设置该位为 0，不使用硬件触发。 写入 DHR1的值会在 1 个 APB1 周期后传送到OR1，然后输出到 PA4 口上。
+    * TSEL[3:0]位，用于选择 DAC 通道 1 的触发方式，本章设置为 0，使用软件触发。
+    * WAVE[1:0]位，用于控制 DAC 通道 1 的噪声/波形输出功能，默认设置为 0，不使能噪声/波形输出。
+    * DMAEN1 位，用于控制 DAC 通道 1 的 DMA 使能，本章不使能，设置该位为 0 即可。CEN1 位，用于控制 DAC 通道 1 的输出缓冲校准使能，本章不使用校准功能（默认有一个出场校准值，我们使用默认的校准值即可），设置该位为 0 即可。
+  * 然后，我们介绍 DAC 模式控制寄存器（ DAC1_MCR），该寄存器各位描述如图所示：
+{{ :icore4t:icore4t_arm_hal_24_6.png?direct |}}
+    * 位 2:0 MODE1[2:0]： DAC 通道 1 模式 (DAC Channel 1 mode)
+  * 仅当 DAC 已禁止且不处于校准模式时（ DACx_CR 寄存器中的位 EN1 = 0 且位 CEN1 = 0），才可写入这些位。如果 EN1=1 或 CEN1 =1，则会忽略写操作。这些位可由软件置 1 和清零，用于选择 DAC 通道 1 模式。
+  * **– DAC 通道 1 处于正常模式**
+    * 000： DAC 通道 1 连接到外部引脚且使能了缓冲器
+    * 001： DAC 通道 1 连接到外部引脚以及片上外设且使能了缓冲器
+    * 010： DAC 通道 1 连接到外部引脚且禁止了缓冲器
+    * 011： DAC 通道 1 连接到片上外设且禁止了缓冲器
+  * **– DAC 通道 1 处于采样和保持模式**
+    * 100： DAC 通道 1 连接到外部引脚且使能了缓冲器
+    * 101： DAC 通道 1 连接到外部引脚以及片上外设且使能了缓冲器
+    * 110： DAC 通道 1 连接到外部引脚以及片上外设且禁止了缓冲器
+    * 111： DAC 通道 1 连接到片上外设且禁止了缓冲器
+  * **注： 仅可在 EN1 = 0 时修改该寄存器。**
 本实验中iCore4T的参考电压为2.5V，我们使用DAC1通道一输出1.2V的电压。原理图如下：
+{{ :icore4t:icore4t_arm_hal_24_7.png?direct&650 |}}
+{{ :icore4t:icore4t_arm_hal_24_8.png?direct&700 |}}
 ==== 实验程序 ====
 === 1、主函数 ===

用户工具

站点工具

差别

页面工具