这是本文档旧的修订版!
银杏科技有限公司旗下技术文档发布平台 | |||
技术支持电话 | 0379-69926675-801 | ||
技术支持邮件 | Gingko@vip.163.com | ||
购买链接 | 点击购买 | ||
版本 | 日期 | 作者 | 修改内容 |
---|---|---|---|
V0.1 | 20200103 | XiaomaGee | 初次建立 |
序 号 | 名 称 | 下载链接 |
1 | 原理图: | iCore3原理图.pdf |
2 | 扩展引脚分布: | iCore3扩展引脚分布v1.1.pdf |
3 | 机械尺寸: | iCore3机械尺寸图.pdf |
4 | 用户手册: | iCore3硬件手册v1.0.pdf |
5 | 出厂测试说明 | iCore3_demov1.0说明.pdf |
6 | 测试demo | iCore3_demo.zip |
7 | PCB库: | 购买后提供 |
8 | PCB图: | 购买后提供 |
9 | 原理图符号: | 购买后提供 |
10 | iCore3封装库及使用说明V1.0: | 购买后提供 |
11 | iCore3二次开发硬件手册: | 购买后提供 |
12 | iCore3_ADM资料包: | 购买后提供 |
13 | ARM实验例程: | 购买后提供 |
14 | FPGA实验例程: | 购买后提供 |
MicroPython ARM 例程
例程一 | MicroPython 固件烧录 |
例程二 | MicorPython 驱动三色LED |
例程三 | MicorPython 读取按键状态 |
例程四 | MicorPython EXTI外部中断 |
例程五 | MicorPython UART串口通讯 |
例程六 | MicorPython 定时器实验 |
例程七 | MicorPython 看门狗实验 |
例程八 | MicorPython PWM呼吸灯 |
例程九 | MicorPython DAC实验 |
例程十 | MicorPython RTC实时时钟实验 |
例程十一 | MicorPython SDIO实验 |
例程十二 | MicorPython 文件操作实验 |
例程十三 | MicorPython 导入自写Python模块 |
例程十四 | MicorPython USB_VCP虚拟串口 |
例程十五 | MicorPython 多线程实验 |
例程十六 | MicorPython TF卡虚拟成U盘 |
例程十七 | MicorPython ADC实验 |
例程十八 | MicorPython TCP客户端实验 |
例程十九 | MicorPython TCP服务器实验 |
例程二十 | MicorPython UDP通信实验 |
例程二十一 | MicorPython RAM-FPGA SPI通信 |
例程二十二 | MicorPython RAM-FPGA I2C通信 |
例程二十三 | MicorPython 等待更新 |
例程二十四 | MicorPython 等待更新 |
例程二十五 | MicorPython 等待更新 |
FPGA实验例程预览
例程一 | 认识FPGA——环境搭建与调试下载 |
例程二 | GPIO输出实验——点亮三色LED |
例程三 | GPIO输入实验——识别按键输入 |
例程四 | Tcl脚本实验——配置引脚 |
例程五 | Signal Tapll实验——逻辑分析仪 |
例程六 | 计数器实验——计数器使用 |
例程七 | 基础逻辑门实验——逻辑门使用 |
例程八 | 触发器实验——触发器的使用 |
例程九 | 状态机实验——状态机使用 |
例程十 | 锁相环实验——锁相环使用 |
例程十一 | 乘法器实验——乘法器使用 |
例程十二 | Modelsim仿真实验 |
例程十三 | FSMC总线通信实验——复用地址模式 |
例程十四 | FSMC总线通信实验——独立地址模式 |
例程十五 | 基于USART的ARM与FPGA通信实验 |
例程十六 | 基于SPI总线的ARM与FPGA通信实验 |
例程十七 | 基于I2C总线的ARM与FPGA通信实验 |
例程十八 | 基于单口RAM的ARM+FPGA数据存取实验 |
例程十九 | 基于双口RAM的ARM+FPGA数据存取实验 |
例程二十 | 基于FIFO的ARM+FPGA数据存取实验 |
例程二十一 | Niosii——基于内部RAM建立第一个软核 |
例程二十二 | Niosii——固化程序到 EPCS 里 |
例程二十三 | 使用JTAG UART终端打印信息 |
例程二十四 | Niosii——SDRAM读写实验 |
例程二十五 | NIOS II之UART串口通信实验 |
例程二十六 | SDRAM读写测试实验 |
例程二十七 | 基于SDRAM的TFT驱动器的设计 |
例程二十八 | 基于SDRAM 的VGA 驱动器的设计 |
例程二十九 | VGA驱动器的设计 |
例程三十 | TFT_LCD彩条显示实验 |
例程三十一 | TFT_LCD触摸屏实验 |
例程三十二 | 千兆以太网实验 |
例程三十三 | 基于ARM+FPGA的高速AD采集传输实验(AD9226) |
其他特性、资料待加入…
1.选择iTool3下载器 第三代八合一调试工具箱 仿真器 支持iCore3开发板
2.准备好一根5p异面红白排线,一根10p的灰排线,iCore3开发板,和iTool3下载器
3.连接图如图所示
ARM程序下载口(ARM_SWD)与iTool3的ARM下载口用5p的异面红白排线相连
FPGA程序下载口(FPGA_JTAG)与iTool3的FPGA下载口用10p的灰白排线相连
如图,默认跳线帽选择中间,此时选择USB_UART端通过Microusb线与电脑端相连
keil5中ARM程序下载如图
FPGA程序下载如图
本资料包包含5个文件夹:
为了运行测试程序,需要做一些准备工作。
开始测试:
网络接口测试:
Core3工控板的JTAG接口与FPGA相连,即可用于芯片内部测试,还可对芯片进行在线编程。其电路连接图如图20所示,JTAG接口通过防静电芯片SRV05-4与FPGA相连,其中芯片SRV05-4是低电容、低漏电流的瞬态抑制二极管(TVS)阵列,SOT-26封装,5V的工作电压,可以保护JTAG接口与FPGA相连的四根高速数据线,这四根线分别为:
TCK——测试时钟输入;
TDI——测试数据输入,数据通过TDI输入JTAG口;
TDO——测试数据输出,数据通过TDO从JTAG口输出;
TMS——测试模式选择,TMS用来设置JTAG口处于某种特定的测试模式;
iCore3异构双核心工控板上的FPGA有两种配置模式,分别为主动配置模式(AS)和被动配置 模式(PS)。所谓AS配置模式,即FPGA器件每次上电时作为控制器,由FPGA器件引导配置操作过程,它控制着外部存储器和初始化过程,从配置器件EPCS16主动发出读取数据信号,从而把EPCS16的数据读入FPGA中,实现对FPGA的编程。配置数据通过DATA0引脚送入FPGA,配置 数据被同步在DCLK输入上,1个时钟周期传送1位数据。
FPGA 配置模式示意图
所谓PS配置模式,则由ARM控制器控制配置过程。ARM作为控制器件,通过普通IO实现PS配置时序,实现对FPGA的编程。该模式可以实现对FPGA在线可编程,而且编程后FPGA立即工作,无需电源复位。
FPGA 配置模式示意图
iCore3的USB有三种工作模式:DEVICE模式、HOST模式和OTG模式。当USB作为OTG 模式使用时其结构如图所示,USB3300为物理协议层,通过8个数据双向引脚,三个控制引脚STP、DIR和NXT,和一个时钟引脚CLKOUT,与STM32芯片中的USBMAC层相连,从而实现了STM32与USB座的连接。STM32的USB_OTG接口有两种工作模式:①当用作从机模式时,MOS关断;②当用作主机模式时(如U盘读取),MOS开关打开,通过USB座对外供电。
iCore3双核心工控板的网络模块采用W5500芯片作为以太网控制器,其通过SPI总线与STM32 的SPI口相连,STM32通过引脚LAN_CS对W5500进行片选,W5500则通过引脚LAN_INT进行 中断输出,另外通过信号收发线与隔离型网络接口连接,其连接示意图如图所示。为了减少系统能耗,W5500还提供了网络唤醒模式(WOL)及掉电模式供客户选择。
iCore3异构双核心工控板的两个LED灯共有红、绿、蓝三种颜色,分别由ARM和FPGA控制。三色LED电路连接图如图所示。在编程调试过程中可用指示灯显示其状态,三色合一的设计,减少了LED灯占用空间,也使状态指示更加清晰明了。
iCore3异构双核心工控板采用32.768K无源晶体为系统提供RTC实时时钟,其电路连接图如图所示。32.768KHz外部无源晶体连接OSC32_IN和OSC32_OUT两引脚之间,为获得稳定的频率必须外加两个电容构成外部振荡电路。
原理图: vga.pdf
外形结构(实物图):
连接方式:
特性:
原理图: i3_tft43.pdf
连接图
特性
原理图: i3_tft70.pdf
连接图:
特性: